内容导航:
晶体管：一种简单的开关装置，可以处理电子数据中的0、1组合。电流能否从源极到漏极，取决于栅电压的高低。
源极：晶体管中电流产生的部分。它包含涂层硅（doped silicon）,即参杂一些杂质。晶体管是绝对对称的，即电流可以从源极留向漏极，也可以从漏极流向源极。
栅（栅电极）：栅是晶体管顶端的区域，其电流状态决定着晶体管是打开还是闭合。传统上，栅的制作材料是多晶硅或原子随意排列且不形成网格状结构的硅。
通道：通道是源极和漏极之间的区域，当晶体管处于打开状态时，电流流经通道。它包括晶体状态的硅，即以网格状有序排列结构的硅。
栅介质：位于栅下方、用来隔离栅和沟道的一层薄层。在今天的芯片中，栅介质包含二氧化硅。
二氧化硅：二氧化硅是包括一个硅原子核两个氧原子的分子，组成良好的绝缘体。对于一种栅介质而言，一层薄薄的二氧化硅可以实现较高的性能。问题在于二氧化硅层越薄，其泄漏电量越大。因此，人们致力于采用保持其属性但无需如此之薄的新材料取代二氧化硅。
漏电：流经栅极介质的电流。在理想状态下，栅介质是完美的绝缘体。但是，由于它越来越薄（厚度相当于几个原子层），因此，电流透过栅介质而发生泄漏。由此导致不太理想的结果：晶体管无法发挥应有的作用，消耗的电量超过期望。
[High-k栅介质+金属栅极晶体管]
高-k（高介电质）材料：一种可以取代二氧化硅作为栅介质的材料。它具备良好的绝缘性，同时可在栅和硅底层通道之间产生较高的场效应（即高-k）。两者都是高性能晶体管的理想属性。K（实际上是希腊文Kappa）是一个工程术语，描述一种材料保有电荷的能力。有些材料比其他材料能够更好地存储电荷，因此，拥有更高的“k”值。由于高k材料比二氧化硅更厚，同时保持着同样的理想的属性，因此，它们可以大幅减少漏电量。
需要注意的是，使用高K电介质材料来替代二氧化硅要面对许多技术问题，如高K介质器件的门限电压可能迅速窜升到较高位；芯片运行升温后，晶体管门限电压出现不可预测幅摆等。这些问题很可能影响芯片的稳定性。为此，找到具有高稳定性的高K值材料至关重要，在45nm工艺中，Intel使用是基于铪元素的的栅极氧化物。
高k氧化物需要金属栅电极，而金属栅电极的理想制造方法是将两种不同的金属协调沉积在NMOS和PMOS晶体管上。在对这些金属经过一番探索后，研究界觉得这样做很困难，于是把注意力转向其它方案，试图通过一种硅化工艺把渗杂的多晶硅转化成一种中间能阶(midgap)的金属。后来一些公司意识到，金属栅可以和氮氧化硅一同使用来降低多晶硅损耗，而不是同高k材料一起使用。Intel研究人员曾在2005年IEDM上介绍一种包含全硅化(FUSI)镍电极的45纳米节点技术。这种由FUSI生成的金属将同单轴应变硅沟道(英特尔在90纳米节点首次实现了这种沟道)相结合使用。这种全硅化电极提高了电荷密度，同时应变硅增强了载流子迁移率。英特尔称这种补充效应使其性能较传统与氮氧化硅一起使用的多晶硅栅电极提升了20%。不过最后Intel终于有了突破的进展，金属栅极的配方研制成功。
45纳米高-k栅介质和金属栅极层叠
从上到下：低电阻层、金属栅极(包含两种不同的材料)、high-k氧化层、硅通道
此次Intel还是带来了一个革命性的改变，不过Intel并没有透露具体配方，我们只能了解针对NMOS和PMOS金属栅极并不相同。对于此次技术创新，下面这段话可能最具代表性。
“High-k栅介质+金属栅极晶体管是自上世纪60年代晚期推出多晶栅极金属氧化物半导体（MOS）晶体管以来，晶体管技术领域里最大的突破”——戈登•摩尔
相关词:
摩尔定律： 1965年4月19日出版的《电子学》，该期杂志最早发表了摩尔的一篇文章。摩尔在文中预测，计算机芯片的性能每年增加一倍，而制造成本也会相应减少。他于1975年对该定律进行了修正，每隔24个月，晶体管的数量将翻番。
低K电介质材料：IBM大约在2000年时成功研发出8层铜互联技术。层数越多，芯片占据的面积就越小，成本越低。但不同的电路层需要用导线连接起来，为了降低导线的电阻（R值），各半导体厂商都采用金属铜来代替以往的金属铝（这也是“铜互联”的得名由来）。其次，两个电路层之间会产生一定的电容效应（C值），由导线电阻R和层间寄生电容C共同产生的RC延迟决定着芯片的高速性能。电路层越多，RC延迟就越高，芯片不仅难以实现高速度而且会增加能耗。使用电阻率更低的铜代替铝作为导线，可以一定程度降低RC延迟。但在此之后，电路层之间的寄生电容C对RC延迟就起到主要的影响了。由于寄生电容C正比于电路层隔绝介质的介电常数K，若使用低K值材料（K<3）作为不同电路层的隔绝介质，问题便迎刃而解了。英特尔在使用65纳米工艺时准备了一种K值很低的含碳氧化物（Carbon Doped Oxide，CDO）。
简单来降，低-k介质用来隔离芯片上的接头，与高-k介质完全不同。在半导体栅介质中，高-k会以较低漏电率获得较高性能；而在接头中，低-k会加快信号传输速度。
|
